• 기존 DI는 24v 전용이고 옵토커플러가 있어서 가격이 비쌈.
• 그래서 저가의 5~12V 이 필요함. (No 옵토커플러 )
• 입력쪽에 100옴 직렬 저항만 단 형태. (12V 입력도 되는지 확인해볼 것)
• 포트마다 있는 동작체크용 led 없음.
• CFmega2에 쓰이는 검은색 착탈 터미널 블록 사용
• 기존 di와 어드레스 겹침

cfmega2_time.zip

읽어오는 동작에서 딜레이 추가….이렇게 한 이유는 아래 블로그에 설명함

딜레이 추가이유

• 모듈마다 i2c쪽에 있는 tvs 다이오드, (sp3031)이거 ..빈 자리로 놔둘것

• cfnet.digitalRead : 오직 DI만을 위한 함수. cfnet.digitalRead(딥스위치_어드레스, 포트번호)
• cfnet.digitalWrite : 오직 DO만을 위한 함수. cfnet.digitalWrite(딥스위치_어드레스, 포트번호, 값)
• cfnet.analogRead : 오직 ADC만을 위한 함수. cfnet.analogRead(딥스위치_어드레스, 포트번호)
• cfnet.analogWrite : 오직 DAC만을 위한 함수. cfnet.analogWrite(딥스위치_어드레스, 포트번호, 값)

• ii2c ch3, do와 어드레스 겹침
• 실크는 RLY대신 DO.
• 실크가 같으면 어드레스 겹친다는 뜻
• 사진처럼 릴레이가 삐뚤삐뚤하게 꼽히지 않도록 홀크기 조정.

* 릴레이 출력단에서 터미널 블록까지 가는 경로에 납이 더 묻게 해서, 충분한 전류가 흐를수 있도록 할것