차이

문서의 선택한 두 판 사이의 차이를 보여줍니다.

차이 보기로 링크

양쪽 이전 판이전 판
다음 판		이전 판
cubloc2:ncb520:index [2026/07/17 03:24] – [풍부한 시리얼 인터페이스] admincubloc2:ncb520:index [2026/07/17 06:59] (현재) – [1. 사양 요약] admin
줄 1: 줄 1:
 ====== NCB520 ====== ====== NCB520 ======
  
-{{ :cubloc2:ioport:ncb520.png?nolink |}}+{{ :cubloc2:ncb520:ncb520a.png?nolink |}}
  
 NCB520은 차세대 코어 기반의 고성능 산업용 컨트롤러 모듈입니다. 풍부한 I/O와 다양한 시리얼 통신 인터페이스를 내장하여 복잡한 제어 시스템에 최적의 솔루션을 제공합니다. NCB520은 차세대 코어 기반의 고성능 산업용 컨트롤러 모듈입니다. 풍부한 I/O와 다양한 시리얼 통신 인터페이스를 내장하여 복잡한 제어 시스템에 최적의 솔루션을 제공합니다.
줄 14: 줄 14:
   * **통신 인터페이스**:    * **통신 인터페이스**: 
     * **RS232**: 2채널 독립 지원 (CH0, CH1)     * **RS232**: 2채널 독립 지원 (CH0, CH1)
-    * **SPI**: 2채널 지원 (SPI0, SPI1)+    * **SPI**: 2채널 지원 (시스템 예약 기능으로, 향후 기능 확장을 위해 사용할 예정입니다.)
     * **I2C**: 1채널 지원 (I2C1)     * **I2C**: 1채널 지원 (I2C1)
     * **USB**: 1채널 지원 (Device)     * **USB**: 1채널 지원 (Device)
 +
 +  * **FRAM 내장** : RETAIN(정전시 데이터 보관)기능 사용가능
  
 ===== 2. 주요 기능 및 특징 ===== ===== 2. 주요 기능 및 특징 =====
  
 ==== 고해상도 아날로그 입력 ==== ==== 고해상도 아날로그 입력 ====
-* 디지털 입력 포트 **I0 ~ I7**은 필요에 따라 고정밀 아날로그 입력(**ADC0 ~ ADC7**) 포트로 전환하여 사용할 수 있습니다.+ 
 +  * 디지털 입력 포트 **I0 ~ I7**은 필요에 따라 고정밀 아날로그 입력(**ADC0 ~ ADC7**) 포트로 전환하여 사용할 수 있습니다.
  
 ==== 풍부한 시리얼 인터페이스 ==== ==== 풍부한 시리얼 인터페이스 ====
줄 28: 줄 31:
  
 ==== 신뢰성 있는 이중 전원 구조 ==== ==== 신뢰성 있는 이중 전원 구조 ====
-* 시스템 구동을 위한 메인 전원 입력(**VIN +5V**)과 주변 장치 센서 및 IC 구동을 위한 고전류 전원 출력(**3V3 OUT**)을 분리 제공하여 회로 노이즈를 방지합니다.+ 
 +  * 시스템 구동을 위한 메인 전원 입력(**VIN +5V**)과 주변 장치 센서 및 IC 구동을 위한 고전류 전원 출력(**3V3 OUT**)을 분리 제공하여 회로 노이즈를 방지합니다.
  
 ===== 3. 외부 핀맵 (Pinout) ===== ===== 3. 외부 핀맵 (Pinout) =====
줄 37: 줄 41:
 | 2 | USB_DP | 16 | GND | | 2 | USB_DP | 16 | GND |
 | 3 | USB_DM | 17 | RESET | | 3 | USB_DM | 17 | RESET |
-| 4 | I0_ADC0 **(GP40)** | 18 | I8 **(GP16)** | +| 4 | I0_ADC0 | 18 | I8 | 
-| 5 | I1_ADC1 **(GP41)** | 19 | I9 **(GP17)** | +| 5 | I1_ADC1 | 19 | I9 | 
-| 6 | I2_ADC2 **(GP42)** | 20 | I10 **(GP18)** | +| 6 | I2_ADC2 | 20 | I10 | 
-| 7 | I3_ADC3 **(GP43)** | 21 | I11 **(GP19)** | +| 7 | I3_ADC3 | 21 | I11 | 
-| 8 | I4_ADC4 **(GP44)** | 22 | I12 **(GP20)** | +| 8 | I4_ADC4 | 22 | I12 | 
-| 9 | I5_ADC5 **(GP45)** | 23 | I13 **(GP21)** | +| 9 | I5_ADC5 | 23 | I13 | 
-| 10 | I6_ADC6 **(GP46)** | 24 | I14 **(GP22)** | +| 10 | I6_ADC6 | 24 | I14 | 
-| 11 | I7_ADC7 **(GP47)** | 25 | I15 **(GP23)** |+| 11 | I7_ADC7 | 25 | I15 |
 | 12 | GND | 26 | 3V3 OUT (전원 출력) | | 12 | GND | 26 | 3V3 OUT (전원 출력) |
-| 13 | P32 **(GP2)** | 27 | P34_I2C1_SDA **(GP10)** | +| 13 | P32 | 27 | P34_I2C1_SDA | 
-| 14 | P33 **(GP3)** | 28 | P35_I2C1_SCL **(GP11)** |+| 14 | P33 | 28 | P35_I2C1_SCL |
  
 ==== Right 커넥터 핀 배열 ==== ==== Right 커넥터 핀 배열 ====
 ^ Pin ^ Right 안쪽 ^ Pin ^ Right 바깥쪽 ^ ^ Pin ^ Right 안쪽 ^ Pin ^ Right 바깥쪽 ^
-| 29 | RS232 CH0 TX **(GP0)** | 43 | RS232 CH1 TX **(GP4)** | +| 29 | RS232 CH0 TX | 43 | RS232 CH1 TX | 
-| 30 | RS232 CH0 RX **(GP1)** | 44 | RS232 CH1 RX **(GP5)** |+| 30 | RS232 CH0 RX | 44 | RS232 CH1 RX |
 | 31 | GND | 45 | GND | | 31 | GND | 45 | GND |
-| 32 | Q16 **(GP24)** | 46 | Q24_SPI0_RX **(GP32)** | +| 32 | Q16 | 46 | Q24_SPI0_RX | 
-| 33 | Q17 **(GP25)** | 47 | Q25_SPI0_CS **(GP33)** | +| 33 | Q17 | 47 | Q25_SPI0_CS | 
-| 34 | Q18 **(GP26)** | 48 | Q26_SPI0_SCK **(GP34)** | +| 34 | Q18 | 48 | Q26_SPI0_SCK | 
-| 35 | Q19 **(GP27)** | 49 | Q27_SPI0_TX **(GP35)** | +| 35 | Q19 | 49 | Q27_SPI0_TX | 
-| 36 | Q20 **(GP28)** | 50 | Q28 **(GP36)** | +| 36 | Q20 | 50 | Q28 | 
-| 37 | Q21 **(GP29)** | 51 | Q29 **(GP37)** | +| 37 | Q21 | 51 | Q29 | 
-| 38 | Q22 **(GP30)** | 52 | Q30 **(GP38)** | +| 38 | Q22 | 52 | Q30 | 
-| 39 | Q23 **(GP31)** | 53 | Q31 **(GP39)** | +| 39 | Q23 | 53 | Q31 | 
-| 40 | P36 **(GP6)** | 54 | P39_SPI1_CS **(GP13)** | +| 40 | P36 | 54 | P39_SPI1_CS | 
-| 41 | P37 **(GP7)** | 55 | P40_SPI1_SCK **(GP14)** | +| 41 | P37 | 55 | P40_SPI1_SCK | 
-| 42 | P38_SPI1_RX **(GP12)** | 56 | P41_SPI1_TX **(GP15)** |+| 42 | P38_SPI1_RX | 56 | P41_SPI1_TX |
  
 ===== 4. 사용 시 주의사항 ===== ===== 4. 사용 시 주의사항 =====
줄 71: 줄 75:
   * **I/O 논리 레벨**: 본 모듈의 모든 GPIO(GPxx)는 **3.3V Logic Level** 기준입니다. 5V 신호를 입력할 경우 신호 입력단에 레벨 시프터 또는 감압 저항 분배 회로를 설계해 주십시오.   * **I/O 논리 레벨**: 본 모듈의 모든 GPIO(GPxx)는 **3.3V Logic Level** 기준입니다. 5V 신호를 입력할 경우 신호 입력단에 레벨 시프터 또는 감압 저항 분배 회로를 설계해 주십시오.
   * **SPI 기능 공유**: **Q24 ~ Q27** 포트를 SPI0 통신으로 사용하는 경우, 해당 채널의 디지털 출력 기능은 사용할 수 없습니다.   * **SPI 기능 공유**: **Q24 ~ Q27** 포트를 SPI0 통신으로 사용하는 경우, 해당 채널의 디지털 출력 기능은 사용할 수 없습니다.
 +
 +[[..:index|← CUBLOC2 목차로 돌아가기]]